Con chip Reduced-DSP 200G/λ do Nhật Bản phát triển đạt tốc độ truyền tải lên tới 200 Gb/giây.
Thiết kế sử dụng ánh sáng chuyển động chậm qua ống dẫn sóng tinh체 quang học kết hợp bộ cân bằng điện quang EO.
Chip có kích thước nhỏ gọn với chiều dài 320 µm và diện tích khoảng 0,4 mm vuông.
Giải pháp giúp tăng dải tần số hoạt động từ 35 lên 80 GHz nhưng vẫn tồn tại thách thức về tổn hao chèn quang học.
Nhóm nghiên cứu hướng tới mục tiêu tích hợp 16-32 kênh để đạt tốc độ truyền tải kết hợp tới 3,2-6,4 Tb/giây.
Reduced-DSP 200G/λ do Nhật Bản phát triển, dùng ánh sáng chuyển động chậm và bộ cân bằng điện giúp tăng tốc độ truyền dữ liệu.
Theo GS Toshihiko Baba tại Đại học Quốc gia Yokohama, người dẫn đầu nhóm nghiên cứu, Reduced-DSP 200G/λ có kích thước nhỏ gọn nhưng đạt khả năng truyền dữ liệu với tốc độ đến 200 Gb/giây. Hệ thống sử dụng ánh sáng chuyển động chậm và bộ cân bằng điện tích hợp, giúp khắc phục hạn chế về tốc độ - yếu tố vốn đã cản trở các thiết bị tương tự.
